PTO/SB/21 (05-03)

Approved for use through 04/30/2003. OMB 0651-0031

U.S. Patent and Trademark Office: U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

TRANSMITTAL FORM

(to be used for all correspondence after initial filing)

Total Number of Pages in This Submission

Application Number	10/707,507-Conf. #1506	
Filing Date	December 18, 2003	
First Named Inventor	Lu Fu-Chin	
Art Unit	N/A	
Examiner Name	Not Yet Assigned	
Attorney Docket Number	22171-00011-US	

ENCLOSURES (check all that apply)				
Fee Transr	mittal Form	Drawing(s)	After Allowance Communication to Group	
Fee /	Attached	Licensing-related Papers	Appeal Communication to Board of Appeals and Interferences	
Amendmer	nt/Reply	Petition	Appeal Communication to Group (Appeal Notice, Brief, Reply Brief)	
After	Final	Petition to Convert to a Provisional Application	Proprietary Information	
Affida	avits/declaration(s)	Power of Attorney, Revocation Change of Correspondence Address	Status Letter	
Extension	of Time Request	Terminal Disclaimer	Other Enclosure(s) (please identify below):	
Express At	pandonment Request	Request for Refund	Claim for Priority & Submission of Priority Document	
Information	Disclosure Statement	CD, Number of CD(s)		
X Certified C	opy of Priority (s)			
	to Missing Parts/ Application	Remarks		
Resp	onse to Missing Parts			
unge	r 37 CFR 1.52 or 1.53			
SIGNATURE OF APPLICANT, ATTORNEY, OR AGENT				
Firm or Individual name	Larry J. Hume - 44 163			
Signature	Larry (Mune		
Date	December 19, 2003			

Docket No.: 22171-00011-US (PATENT)

E UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of:

Lu Fu-Chin

Application No.: 10/707,507

Confirmation No.: 1506

Filed: December 18, 2003

Art Unit: N/A

For: INTEGRATED CIRCUIT PROBE CARD

Examiner: Not Yet Assigned

CLAIM FOR PRIORITY AND SUBMISSION OF DOCUMENTS

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Applicant hereby claims priority under 35 U.S.C. 119 based on the following prior foreign application filed in the following foreign country on the date indicated:

CountryApplication No.DateTaiwan, Republic of China092209344May 21, 2003

In support of this claim, a certified copy of the said original foreign application is filed herewith.

Applicant believes no fee is due with this response. However, if a fee is due, please charge our Deposit Account No. 22-0185, under Order No. 22171-00011-US from which the undersigned is authorized to draw.

Dated: December 19, 2003 14649_1

Respectfully submitted,

Lorry I Huma

Registration No.: 44,163


CONNOLLY BOVE LODGE & HUTZ LLP

1990 M Street, N.W., Suite 800 Washington, DC 20036-3425

(202) 331-7111

(202) 293-6229 (Fax)

Attorney for Applicant



25 인5 인5 인5





中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

兹證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 05 月 21 日

Application Date

리도 리도 리도

申 請) 案 、號 : 092209344 ~

Application No.

申 請 人: 旺矽科技股份有限公司

Applicant(s)

局 長 Director General







發文日期: 西元 <u>2003</u>年 <u>9</u>月 <u>23</u> Elssue Date

發文字號:

09220953190

Serial No.

이민 되면 되면 되면 되면 되면 되면 되면 되면 되면 되면

新型專利說明書

(填寫本書件時請先行詳閱申請書後之申請須知,作※記號部分請勿填寫) ※ 申請案號: ______ ※IPC 分類: _____ ※ 申請日期:_____ 壹、新型名稱 (中文) 積體電路測試卡 (英文) INTEGRATED CIRCUIT PROBE CARD 貳、創作人(共_1_人) 創作人 1 (如創作人超過一人,請填說明書創作人續頁) 姓名: (中文) 呂福進 (英文) LU FU-CHIN 住居所地址: (中文) 澎湖縣馬公市忠孝路 40 巷 10 號 (英文) NO. 10, LANE 40, JUNGSHIAU RD., MAGUNG CITY, PENGHU, TAIWAN 880, R.O.C. 國籍: (中文) 中華民國 (英文) R.O.C. 多、申請人(共<u>1</u>人) 申請人 1 (如申請人超過一人,請填說明書申請人續頁) 姓名或名稱: (中文) 旺矽科技股份有限公司 (英文) MJC PROBE INCORPORATION 住居所或營業所地址: (中文) 新竹縣竹北市中和街 155 號 1-3 樓 (英文) 1-3 FL, NO. 155, CHUNG-HO ST., CHU-PEI CITY, HSINCHU, TAIWAN 302, R.O.C. 國籍: (中文) 中華民國 (英文) R.O.C.

代表人: (中文) 葛長林

(英文) GREEN CHANG-LIN

肆、中文創作摘要

本創作揭示一種積體電路測試卡,包含一電路板及複數根探針。該電路板係由複數層積層板構成,具有一上表面和一下表面,且包含複數個以一第二間距設置於該上表面之測試接點以及可包含複數個設置於該上表面用以處理訊號之電子元件。其中該複數個測試接點藉由複數個導電通路電氣連接至該下表面。該複數根探針係以一第一間距設置且電氣連接於該電路板下表面之導電通路,其中該第一間距小於該第二間距。

伍、英文創作摘要

陸、(一)、本案指定代表圖為:第_4圖

(二)、本代表圖之元件代表符號簡單說明:

100 積體電路測試卡 110 電路板

120 積層板

122 上表面

123 下表面

124 測試接點

126 第二間距

128 內部導電通路

130 積層板

132 電子元件

138 導電金屬

140 積層板

150 積層板

200 探針座

210 探針

220 第一間距

230 積體電路元件

240 接點

柒、本案若有化學式時,請揭示最能顯示創作特徵的化學式:

捌、聲明事項
捌、聲明事項 本案係符合專利法第二十條第一項□第一款但書或□第二款但書規
定之期間,其日期為:
∨ 本案已向下列國家(地區)申請專利,申請日期及案號資料如下:
【格式請依:申請國家(地區);申請日期;申請案號 順序註記】
1. 本案在向中華民國提出申請前未曾向其他國家提出申請專利。
2
3
主張專利法第二十四條第一項優先權:
【格式請依:受理國家(地區);日期;案號 順序註記】
1
2
3
4
5
6
7
8
9
10
□ 主張專利法第二十五條之一第一項優先權:
【格式請依:申請日;申請案號 順序註記】
1
2
3
□ 主張專利法第二十六條微生物:
□國內微生物 【格式請依:寄存機構;日期;號碼 順序註記】
1
2
3
□國外微生物 【格式請依:寄存國名;機構;日期;號碼 順序註記】
1
2
3
□熟習該項技術者易於獲得,不須寄存。

玖、創作說明

(創作應敘明:創作所屬之技術領域、先前技術、內容、實施方式及圖式簡單說明)

一、新型所屬之技術領域

本創作係關於一種積體電路測試卡,特別係關於一種採用二件式設計之積體電路測試卡。

二、先前技術

一般而言,積體電路元件在進行封裝之前,會先行測試晶圓上之積體電路元件之電氣特性,以判定積體電路元件 是否良好。良好的積體電路將被選出以進行後續之封裝製程,而不良品將被捨棄以避免增加額外的封裝成本。

圖1係一習知之積體電路測試卡10之剖面示意圖,其揭示於美國專利US 3,806,801號。如圖1所示,該積體電路測試卡10包含一印刷電路板20、一陶瓷基板30及一探針座40等三件組件。印刷電路板20包含複数個接點22及複數條電氣連接該接點22至一測試機台(未顯示於圖1)之導線24。探針座40包含複數個探針42,該探針42用於接觸及撷取待測積體電路元件之電氣特性。陶瓷基板30之上表面設置複数個測試接點32,其間距大約等於該印刷電路板20上之接點22之間距。一般而言,陶瓷基板30之下表面設置複数個下接點34,其間距對應於探針座40之探針42之間距,陶瓷基板30之下表面設置複数個下接點34,其間距對應於探針座40之探針42之間距,即配基板30之測試接點32的電路問距大於下接點34之間距,即刷電路板20上之接點22間距為探針座40之探針42



進行訊號之阻抗匹配、抗反射、抗衰減及抗干擾處理,接著電訊號再由印刷電路板20上之接點22、陶瓷基板30之上接點32、陶瓷基板30之下接點34及探針42傳遞至積體電路測試卡10。

圖 2 係 圖 1 之 陶 瓷 基 板 3 0 與 探 針 座 4 0 之 剖 面 示 意 圖 。如 圖 2 所 示 , 探 針 座 4 0 之 探 針 4 2 以 可 上 下 移 動 方 式 設 置 於 套 筒 4 4 之 中 ,且 經 由 銲 錫 3 6 電 氣 連 接 於 陶 瓷 基 板 3 0 之 下 接 點 3 4 。 下 接 點 3 4 則 再 經 由 內 部 導 線 3 8 電 氣 連 接 至 陶 瓷 基 板 3 0 之 浪 試 接 點 3 2。探 針 座 4 0 與 陶 瓷 基 板 3 0 之 接 合 係 先 將 銲 錫 3 6 形 成 於 下 接 點 3 4 上 , 再 於 2 2 0 ℃ 以 上 高 溫 之 進 行 迴 銲 (reflow)製 程 , 使 套 筒 4 4 連 接 於 受 熱 熔 融 之 銲 錫 3 6。 同 理 , 印 刷 電 路 板 2 0 與 陶 瓷 基 板 3 0 之 接 合 亦 是 經 由 迴 銲 製 程,使 印 刷 電 路 板 2 0 之 接 點 2 2 接 合 於 陶 瓷 基 板 3 0 之 測 試 接 點 3 2

習知之積體電路測試卡10為三件式(即印刷電路板20、陶瓷基板30及探針座40等三件)設計,具有下列缺點:

- 1. 由於印刷電路板20係由玻璃纖維之聚亞胺 (polyimide)或FR-4等材質構成。當進行220℃以上之迴銲製程以接合該印刷電路板20及該陶瓷基板30時,聚亞胺或FR-4等材料將發生熱變形及劣化現象,使得印刷電路板20上之導線24受損,嚴重地影響印刷電路板20之電氣特性。
- 2. 印刷電路板20、陶瓷基板30及探針座40係經由迴銲製程以銲錫彼此鍵結,雜質易於迴銲製程中掺入熔融之



銲錫而改變銲錫之電阻值,進而影響積體電路測試卡 10之整體電氣特性。

- 3. 迴銲製程不易控制鍵結後之印刷電路板20、陶瓷基板30及探針座40之水平相對位置,即探針42之針尖的水平位置不易控制。如果各探針42之水平位置差異過大,施加於待測積體電路之壓力不均匀,則可能損毀待測之積體電路。
- 4. 由於探針 42係以可上下移動方式設置於套筒 44之中。 探針 42在量測的過程藉由探針座 40向下移動而電氣連接待測積電路元件與下接點 34。然而,探針 42在上下移動的過程中會頂撞銲錫 36及陶瓷基板 30之下接點 34,因此銲錫 36及下接點 34易於脫落而形成電氣開路,造成積體電路測試卡 10之失效。
- 5.目前產業上使用之陶瓷基板30之尺寸約為30mm×30mm至80mm×80mm之間。陶瓷基板30之下接點34的間距係隨著探針座40之探針42個數增加而縮小。當探針座40之探針數目超過3000時,將使得下接點34因彼此之間距太小而無法形成有效的電氣隔離,而無法應用於高接點數積體電路之測試。

三、創作內容

本創作之主要目的係提供一種採用二件式設計之積體電路元件測試卡,其可應用於高接點數積體電路之電氣特性測試。

為了達成上述之目的,本創作揭示一種積體電路測試



卡,包含一電路板及複數根探針。該電路板係由複數層積層板構成,具有一上表面和一下表面。該電路板包含複數個以一第二間距設置於該上表面之測試接點、複數個設置於該電路板內部之導電通路以及可包含複數個設置於該上表面用以處理訊號之電子元件。其中該複數個測試接點係藉由該複數個導電通路電氣連接至該下表面。該複數根探針係以一第一間距設置且電氣連接於該電路板下表面之導電通路,其中該第一間距小於該第二間距。

相較於習知技藝,本創作具備下列優點:

- 1.本創作之積體電路測試卡係由電路板及探針座構成,為 二件式設計,不同於習知技藝之三件式設計。亦即,本 創作將習知技藝之陶瓷基板的功能整合於電路板之中。
- 2.本創作可利用整個電路板之寬度來分佈導電通路,而習知技藝則僅有約80毫米的寬度可分佈導電通路。明顯地,本創作可搭配高密度、高腳數之探針座,應用於高集積度積體電路之測試。
- 3.本創作之電路板可以較低製程溫度之電路板製程製作 ,因此可避免引起電路板之材質發生熱劣化及變形,以 消除習知技藝因高溫迴銲製程所導致之測試卡失效原 因。
- 4. 探針係直接接觸於電路板下表面之導電通路,消除了習知技藝因使用銲錫及接點間接電氣連接所導致之電路阻值變化及銲錫脫落現象。

四、實施方式

圖3係本創作之積體電路測試卡100之剖面示意圖。如圖3所示,積體電路測試卡100包含一電路板110及一探針座200。該電路板110之厚度依現行製程可介於4.80毫米至6.35毫米之間,寬度介於9英叶至12英叶之間。該電路板110亦可設計為圓形或其他形狀,其直徑可介於9英叶至12英叶之間。探針座200包含複數個以第一間距220設置之探針210。該第一間距220小於400微米,大約等於一待測積體電路元件230上之訊號接點240之間距。探針210可電氣接觸及瀕取待測積體電路元件230之電氣特性。

該電路板110包含一上表面122和一下表面123。複數個測試接點124設置於上表面122,且可直接與一測試機台(未顯示於圖3)電氣連接。該電路板110可包含複數個設置於上表面122之電子元件132(例如電容、電阻或電感),用以處理量測訊號或阻抗匹配。測試接點124彼此之間係以第二間距126分隔,而第二間距126可依據該測試機台之規格設計。分隔測試接點124之第二間距126大於分隔探針210之第一間距220。

圖 4係本創作之積體電路測試卡100之局部放大圖。如圖 4所示,該電路板110係由四層積層板120、130、140及150構成,包含複數個電氣連接該測試接點124及探針210之導電通路128。探針210係直接接觸於電路板110下表面123之導電通路128。測試機台之測試訊號係經由該電路板110之測試接點124、導電通路128及探針210傳遞至該待測積體電路。



圖 5例示本創作之電路板 110之製備方法。如圖 5所示,電路板 110係由四片積層板 120、130、140及 150壓合而成。該積層板 120、130、140及 150可由聚亞胺或 FR-4構成,且已預先製作導電金屬 138。積層板 120之導電金屬 138之分隔間距係對應分隔測試接點 124之第二間距 126,而該積層板 150之分隔間距則對應於分隔探針 210之第一間距 220。雖然圖 5例示了使用四片積層板來同時進行電訊號通路間距之調整及電訊號之阻抗匹配、抗反射、抗衰減、抗干擾處理,熟悉該項技藝者應瞭解本創作亦可採用不同積層板之片數設計以同時進行電訊號通路問距之調整及電訊號特性處理。完成積層板積層板 120、130、140及 150之製備後,藉由在大約 120℃之温度下進行一熱壓合(thermal laminating)製程將積層板 120、130、140及 150壓合以形成電路板 110、而各積層板之導電金屬 138則構成了電路板 110之導電通路 128。

相較於習知技藝,本創作具有下列優點:

- 1. 本創作之積體電路測試卡係由電路板110及探針座200 構成,為二件式設計,不同於習知技藝之三件式設計 。亦即,本創作將習知技藝之陶瓷基板的功能整合於 電路板110之中。
- 本創作可利用整個電路板110之寬度來分佈導電通路,而習知技藝則僅有約80毫米的寬度可分佈導電通路。明顯地,本創作可搭配高密度、高腳數之探針座,應用於高集積度積體電路之測試。



- 3. 本創作之電路板110可以較低製程溫度之電路板製程製作,因此可避免引起電路板110之材質發生熱劣化及變形,以消除習知技藝因高溫迴銲製程所導致之測試卡失效原因。
- 4. 探針210係直接接觸於電路板110下表面之導電通路 128,消除了習知技藝因使用銲錫及接點問接電氣連接 所導致之電路阻值變化及銲錫脫落現象。

本創作之技術內容及技術特點已揭示如上,然而熟悉本項技藝之人士仍可能基於本創作之教示及揭示而作種種不背離本創作精神之替換及修飾。因此,本創作之保護範圍應不限於實施例所揭示者,而應包括各種不背離本創作之替換及修飾,並為本創作之申請專利範圍所涵蓋。

五、圖式簡要說明

圖1係習知之積體電路測試卡之剖面示意圖;

圖2係圖1之陶瓷基板與探針座之剖面示意圖;

圖 3係本創作之積體電路測試卡之剖面示意圖;

圖 4係本創作之積體電路測試卡之局部放大圖;及

圖 5例示本創作之電路板之製備方法。

元件符號說明

10 積體電路測試卡 20 印刷電路板

22 接點 24 導線

30 陶瓷基板 32 測試接點

34 下接點 36 銲錫

38 內部導線 40 探針座



42 探針

100 積體電路測試卡

120 積層板

123 下表面

126 第二間距

130 積層板

138 導電金屬

150 積層板

210 探針

230 積體電路元件

44 套筒

110 電路板

122 上表面

124 測試接點

128 內部導電通路

132 電子元件

140 積層板

200 探針座

220 第一間距

240 接點

拾、申請專利範圍

1. 一種積體電路測試卡,包含:


一電路板,由複數層積層板構成,具有一上表面和一下表面,包含:

複數個測試接點,以一第二間距設置於該上表面,可直接與一測試機台電氣連接;及

複數個導電通路,設置於該電路板內部,用於電氣連接該複數個測試接點至該下表面;以及

複數個探針,其以一第一間距設置且電氣連接於該複數個導電通路,其中該第一間距小於該第二間距。

- 2.如申請專利範圍第1項之積體電路測試卡,其中該複數層積層板係緊密疊合構成。
- 3.如申請專利範圍第1項之積體電路測試卡,其中該電路板可包含複數個設置於該上表面之電子元件,用以處理測試訊號。
- 4.如申請專利範圍第1項之積體電路測試卡,其中該第一間距小於400微米。
- 5.如申請專利範圍第1項之積體電路測試卡,其中該複數個探針係可直接接觸該複數個導電通路。
- 6.如申請專利範圍第1項之積體電路測試卡,其中該第一間距約等於一待測積體電路之訊號接點間距。









圖 2 (習知技藝)










圖 4



